CLIPPEDIMAGE= JP403157970A

PAT-NO: JP403157970A

DOCUMENT-IDENTIFIER: JP 03157970 A TITLE: MANUFACTURE OF IMAGE SENSOR

PUBN-DATE: July 5, 1991

INVENTOR-INFORMATION:

NAME

SAKAI, YOSHIHIKO HIKIJI, TAKETO

ASSIGNEE-INFORMATION:

NAME

FUJI XEROX CO LTD

COUNTRY

N/A

APPL-NO: JP01296254

APPL-DATE: November 16, 1989

INT-CL (IPC): H01L027/146; H04N001/028

US-CL-CURRENT: 438/73

ABSTRACT:

PURPOSE: To manufacture an image sensor of high performance by forming a Cr

layer as barrier metal on a semiconductor layer of an ohmic contact layer of a

thin film transistor switching element, and preventing the damage when Al or

sputtering method.

CONSTITUTION: A gate electrode 25 and a first Cr layer turning to the lower

wiring of a multilayer wiring are stuck as barrier metal on a substrate $21\ \mathrm{of}$

glass or the like by DC sputtering method. The Cr layer is patterned by

photolithography process and etching process. BHC treatment and alkali washing

are performed, and the following are formed in order by plasma CVD without

breaking a vacuum; Six; of, e.g. about 3000Å in thickness, a-Si:H of

about 500Å in thickness, and SiNx of about 1500Å in thickness.

Thus an insulating film 26 of a thin film transistor switching element TFT part

05/25/2001, EAST Version: 1.02.0008

is formed on the Cr layer pattern; a semiconductor active layer 27 is formed on the insulating layer 26 and an insulating layer 29 is formed on the layer 27.

COPYRIGHT: (C) 1991, JPO&Japio

⑩ 日本国特許庁(JP)

(1) 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-157970

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)7月5日

H 01 L 27/146 // H 04 N 1/028

Z 9070-5C

9070-5C 8122-5F H 01 L 27/14

C 2 (全12百

審査請求 未請求 請求項の数 2 (全13頁)

50発明の名称

イメージセンサ製造方法

②特 願 平1-296254

②出 願 平1(1989)11月16日

⑩発 明 者 酒 井

義 彦

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

勿出 願 人 富士せ

富士ゼロツクス株式会

東京都港区赤坂3丁目3番5号

社

個代 理 人 弁理士 阪本 清孝

外1名

明細書

1. 発明の名称

イメージセンサ製造方法

- 2. 特許請求の範囲
- (1) 基板上に受光素子と薄膜トランジスタスイッチ素子とを形成するイメージセンサ製造方法において、

金属配線を形成したことを特徴とするイメージセンサ製造方法。

(2) 基板上に受光素子と薄膜トランジスタスイッチ素子とを形成するイメージセンサ製造方法において、

3. 発明の詳細な説明

(産業上の利用分野)

本発明はファクシミリやスキャナ等に用いられるイメージセンサの製造方法に採り、特に高信頼性の薄膜トランジスタスイッチ素子を有する簡易なイメージセンサ製造方法に関する。

(従来の技術)

世来のイメージセンサで、特に密着型イメージセンサは、原稿等の画像情報を1対1に投影し、電気信号に変換するものである。この場合、投影した画像を多数の画案(受光素子)に分割し、各受光素子(TFT)を使っ特定のプロック単位で負荷容量に一時蓄積して、電気信号として数 TFT 駆動型イメージセンサがある。このTFT 駆動型イメージセンサは、TFT の動作により単一の駆動用ICで読み取りが可能となので、イメージセンサを駆動する駆動用ICの個数を少なくするものである。

- 3 -

スタのドレイン・ゲート間のオーバーラップ容量 に蓄積された後、薄膜トランジスタTN.n を電荷 転送用のスイッチとして用いてブロック毎に顔次 負荷容量Cnに転送蓄積される。すなわち、ゲー トパルス発生回路からのゲートパルスすGIにより、 第1のプロックの荷膜トランジスタT1.1~T1. η がオンとなり、第1のプロックの各受光素子1 1′で発生して蓄積された電荷が各負荷容量Cn に転送蓄積される。そして、各負荷容量Cnに蓄 積された電荷により各共通信号線14の電位が変 化し、この電圧値を駆動用 I C 1 5 内のアナログ スイッチSWnを順次オンして時系列的に出力線 16に抽出する。そして、ゲートパルスφG2~φ Gnにより第2~第Nのプロックの薄膜トランジス タT 2.1 ~T 2.n からT N.1 ~T N.n までがそれ ぞれオンすることによりプロック毎に受光素子側 の電荷が転送され、順次読み出すことにより原稿 の主走査方向の1ラインの画像信号を得、ローラ 等の原稿送り手段 (図示せず) により原稿を移動 させて前記動作を繰り返し、原稿全体の画像信号

TFT駆動型イメージセンサは、例えば、その等価回路図を第6図に示すように、原稿幅と略同じ長さのライン状の受光素子アレイ11と、各受光素子11′に1:1に対応する複数側の薄膜トランジスタTN.n から成る電荷転送部12と、多層配線部13とから構成されている。

- 4 -

を得るものである (特開昭 6 3 - 9 3 5 8 号、特開昭 6 3 - 6 7 7 7 2 号公報参照)。

また、従来の薄膜トランジスタスイッチング素 子(TFT)の具体的構成は、第7図に示すよう に、基板21上にゲート電極25としてのクロム 層、ゲート絶録層26としての窒化シリコン膜、 半導体活性層27としての水素化アモルファスシ リコン (a-Si:H) 層、ゲート電極25に対 向するよう設けられたトップ絶縁層29としての 窒化シリコン膜、オーミックコンタクト層28と してのn+ 水素化アモルファスシリコン(n+ a - Si: H) 層を順次積層し、そしてこのオーミ ックコンタクト層28を分割して、ドレイン電極 の一部28aとソース電極の一部28bを形成し、 その上にアルミニウム層30の配線が接続される 逆スタガ構造のトランジスタである。ここで、ド レイン電極とソース電極はn+a-Si:H層と アルミニウム層から構成されている。そして、ド レイン電極の一部28aには受光素子の個別電極 からの配線が接続されている。

また、従来の薄膜トランジスタスイッチシグ素 子 (TFT) の製造方法は、基板21上にゲート 電極25としてのクロムを蒸着し、所定の形状に パターニングする。次にゲート電極25の絶縁層 (ゲート絶縁層26) として窒化シリコン膜を着 膜し、このゲート絶縁層26上に半導体活性層2 7として水業化アモルファスシリコン(a - S l: H) をプラズマCVD法により着膜し、続いてト ップ絶縁層29として窒化シリコンを着膜する。 このトップ絶縁層29をパターニングし、後にオ ーミックコンタクト層28としてn+ 水素化アモ ルファスシリコン (n+ a-Si: H) をプラズ マCVD法により着膜し、エッチングして、ドレ イン電極の一部28aとソース電極の一部28b を形成する。次にオーミックコンタクト層の28 a部分および28b部分の上にアルミニウムを蒸 着し、受光素子11′からの配線30aと多層配 線への配線30b、さらにトップ絶縁膜29を覆 う部分を形成するような形状にてパターニングを 行う。このようにして薄膜トランジスタスイッチ

- 7 -

易なイメージセンサ製造方法を提供することを目 的とする。

(課題を解決するための手段)

上記従来例の問題点を解決するための請求項1 記載の発明は、基板上に受光素子と薄膜トランジ スタスイッチ素子とを形成するイメージセンサ製 造方法において、前記基板上に前記薄膜トランジ スタスイッチ案子のゲート電極として金属電極を 形成し、前記金属電極を覆うようにゲート絶縁層 を形成し、前記ゲート絶縁層上に前記金属電極に 対応するように半導体活性層を設け、前記半導体 活性層上にオーミックコンタクト層として半導体 層を形成し、前記半導体層を分割してドレイン電 極とソース電極の一部を形成し、前記ドレイン電 極と前記ソース電極となる部分をバリヤメタルと してのクロム層で覆うようにし、前記クロム層を 形成する際に同時に受光素子の下部電極を形成し、 前記下部電極上に前記受光素子の光導電層、上部 電極を形成し、前記上部電極と前記ドレイン電極 部分を接続する金属配 を形成したことを特徴と

ング案子 (TFT) が製造される。 (発明が解決しようとする課題)

しかしながら、上記のようなイメージセンサにおける薄膜トランジスタスイッチング楽子(TFT)の構成では、ドレイン電極の一部28aとソース電極の一部28bであるn+a-Si:H上にアルミニウムを直接蒸着またはスパッタ法で着膜する時に、ドレイン電極の一部28aとソース電極の一部28bのn+a-Si:Hにダメージを与えることがあり、n+a-Si:Hの特性を悪化させてTFTの性能を低下させ、引いてはイメージセンサの信頼性を損なうとの問題点があった。

また、イメージセンサにおいて、同一基板21 上に受光素子11'とTFTを別々に作製していたのでは、製造工程が複雑になるとの問題点があった。

本発明は上記実情に鑑みてなされたもので、イ メージセンサの製造方法において、高信頼性の帯 膜トランジスタスイッチング案子を有し、かつ簡

- 8 -

している。

また、上記従来例の問題点を解決するための諺 求項2記載の発明は、基板上に受光素子と薄膜ト ランジスタスイッチ案子とを形成するイメージセ ンサ製造方法において、前記基板上に前記薄膜ト ランジスタスイッチ案子のゲート電極として金属 電極を形成し、前記金属電極を覆うようにゲート 絶縁層を形成し、前記ゲート絶縁層上に前記金属 電極に対応するように半導体活性層を設け、前記 半導体活性層上にオーミックコンタクト層として 半導体層を形成し、前記半導体層を分割してドレ イン電極とソース電極の一部を形成し、前記ドレ イン電極と前記ソース電極となる部分をバリヤメ タルとしてのタンタル層で覆うようにし、前記タ ンタル層を形成する際に同時に受光素子の下部電 極を形成し、前記下部電極上に前記受光素子の光 導電層、上部電極を形成し、前記上部電極と前記 ドレイン電極部分を接続する金属配線を形成した ことを特徴としている。

(作用)

請求項1記載の発明によれば、イメージセンサーの製造方法において、薄膜トランジスクスイッチ素子(TFT)のオーミックコンタクト層を形成してのクロム層を形成して、配線層のアルミニウム等の金属の蒸着またはスパック法による着膜時のダメージを防ぐ性をない、カキューSI:Hの半導体層の特性を保により、カキューSI:Hの半導体層の特性を保により、カキュージセンサの信頼性を高めること、要子の下部電極部分を兼ねるように同一のフォトリソ工程で形成するようにしたため、、受光素子の下部電極部分を兼ねるように同一のフォトリソ工程で形成するようにしたため、、ラン・シーンを製造できる。

. :. .

請求項2記載の発明によれば、イメージセンサの製造方法において、薄膜トランジスタスイッチ素子(TFT)のオーミックコンタクト層の半導体層の上にバリヤメタルとしてのタンタル層を形成して、配線層のアルミニウム等の金属の蒸着またはスパッタ法による着膜時のダメージを防ぐことにより、n+a-Si:Hの半導体層の特性を

- 11 -

説明図、第4図(a)(b)は、それぞれ本実施例のマトリックス状の多層配線と負荷容量の平面説明図と断面説明図である。また、本発明の一実施例に係るイメージセンサの等価回路は、第6図と同じであり、同様の構成をとる部分については同一の符号を使って説明する。

イメージセンサは、ガラス等の絶縁性の基板21上に並設されたn個のサンドイッチ型の受光素子(フォトダイオードPD)11'を1プロックをN個有してなる受光素子でし、このプロックをN個有してなる受光素子でレイ11(PD1.1~PDN.n)と、各受光素子11'にそれぞれ接続された薄膜トランジスタエ11'にそれぞれ接続された薄膜トランジスタエ11'にそれぞれ接続された薄膜トランジスタエ11'にそれぞれ接続された薄膜トランジスクタエスラインを含むマトリックス状の多層配線13を介してプロックの受光素子群毎に対応するn本の共通信号線14の受光素子群毎に対応する取動用IC15内のアナログスイッチSW1~SWnと、共通信号線14の途中に設けられた負荷容量C1~Cnとから構成されている。尚、アースラインEは、配

保持してイメージセンサの信頼性を高めることができるし、また前記タンタル層を形成する際に、 受光素子の下部電極部分を兼ねるように同一のフォトリソ工程で形成するようにしたため、受光素 子とTFTを別々に形成するより簡易にイメージセンサを製造できる。

また、請求項2記載の発明におけるバリヤメタルとしてのタンタルは、請求項1記載の発明におけるバリヤメタルとしてのクロムより程食に強いため、さらに信頼性の高いイメージセンサを製造できる。

(実施例)

本発明の一実施例について図面を参照しながら 説明する。

第1図は、本発明の一実施例に係るイメージセンサ全体の外観斯面説明図、第2図(a)(b)は、それぞれ本実施例の受光素子(フォトダイオードPD)の平面説明図と断面説明図、第3図(a)(b)は、それぞれ本実施例の薄膜トランジスタスイッチ素子(TFT)平面説明図と断面

- 12 -

線同士のクロスロークを防止するために設けられ たものである。

受光素子11′は、第2図の斯面説明図に示す ように、ガラス等の基板21上に下部の共通電極 となるクロム (Cr) 等による帯状の金属電極 2 2と、各受光素子11′毎に分割形成された水素 化アモルファスシリコン (a-Si:H) から成 る光導電層23と、同様に分割形成された酸化イ ンジウム・スズ (ITO) から成る上部の透明電 極24とが順次積層するサンドイッチ型を構成し ている。尚、ここでは下部の金属電極22は主走 査方向に帯状に形成され、金属電極22の上に光・ 導電腦23が離散的に分割して形成され、上部の 透明電極24も同様に離散的に分割して個別電極 となるよう形成されることにより、光導電層23 を金属電極22と透明電極24とで挟んだ部分が 各受光索子11′を構成し、その集まりが受光索 子アレイ11を形成している。また、離散的に分 割形成された透明電極24の一端にはアルミニウ ム等の配線30aの一方が接続され、その配線3

O a の他方が電荷転送部12の薄膜トランジスタ T N. n のドレイン電極に接続されている。また、 受光素子11′において、水素化アモルファスシ リコンの代わりに、C d S e (カドミウムセレン) 等を光導電層とすることも可能である。このよう に、光導電層23と透明電極24を個別化したの は、 a - S i : H の光導電層23が共通層である と、その共通層のために隣接する電極間の干渉が 起こるので、この干渉を少なくするためである。

.

さらに、受光素子11'の光専電層23にa-Si:H.p-i-nを用いてもよいし、a-SiC、a-SiGeを用いてもよい。また、上記受光素子11'はフォトダイオードであるが、フォトコンダクタ、フォトトランジスタであっても構わない。

また、電荷転送部12を構成する薄膜トランジスタTN・nは、前記基板21上にゲート電極25としてのクロム層、ゲート絶縁層26としての窒化シリコン膜、半導体活性層27としての水素化アモルファスシリコン(a-Si:H)層、トッ

- 15 **-**

多層配線13と負荷容量Cnの構成を説明する。 多層配線13の構成は、下部の緩配線31をクロム層で、上部の機配線32をアルミニウム層で 形成され、緩配線31と横配線32の間に窒化シリコンから成る第1の絶線層33とポリイミドから成る第2の絶線層34を介して、配線層がマトリックス状に配置されている。第2の絶線層はさらに二層にて形成する。絶線層を多層にしたのは、配線交差部でのクロストークを低減させるためである。そして、上下配線の接続部分は、コンタクトホール35で接続されている。

負荷容量Cnの構成は、負荷容量の下部電極3 1 a となる個別電極を多層配線13の一部を構成 する緩配線31の延長線上に緩配線31と一体に クロムで離散的に形成し、その上に多層配線13 の第1の絶線層33の窒化シリコンと第2の絶線 層34のポリイミドを延長して絶線層を形成する。 但し、ここでは第2の絶線層34は一層のみで形成することとする。そして、絶縁層34上に多層 配線13のの上部の機配線32と同時にアルミニ

プ絶縁層29としての窒化シリコン膜、オーミッ クコンタクト層28としての n + 水素化アモルフ ァスシリコン (n+ a-Si:H) 脳、バリヤメ タル41としてクロム (Cェ) 層、そしてオーミ ックコンタクト層28とパリヤメタル41の分割 化された部分がドレイン電極部分とソース電極部 分を形成し、その上に配線層としてのアルミニウ ム層30とを順次積層した逆スタガ構造のトラン ジスタである。そして、ドレイン電極には受光素 子の透明電極24からの配線30aが接続されて いる。ここで、オーミックコンタクト層28はド レイン電極を形成する28a層とソース電極を形 成する28b層と分離して形成されている。また、 パリヤメタル41としてのクロム (Cr) 層はそ のオーミックコンタクト暦28aと28bを覆う ように形成されている。

また、上記半導体活性層 2 7 として p o l y - S i 等の別の材料を用いても同様の効果が得られる。

次に、第4図に示すように、マトリックス状の

- 16 -

ウムで帯状の負荷容量C1 ~ Cn の上部電極36 部分を形成する。

上記の下部配線31と負荷容量C1~Cnの下部部分の個別電極31aは、同一のフォトリソ工程で作成され、また上部配線32と負荷容量の上部部分の共通電極36も同一のフォトリソ工程で作成されるものである。このようにして作成された多層配線13と負荷容量14の上には保護膜が形成される。

n本の共通信号線14は、多層配線13の機の配線32の一部から構成され、負荷容量 Cl ~ Cn を途中に設置して駆動用1C15内のアナログスイッチ SW1~ SWn に接続するよう構成されている。そして負荷容量 Cl~ Cn に蓄積された電荷によって共通信号線14の電位が変化し、この電位値をアナログスイッチ SWn の動作により出力線16(第6図)に抽出するようになっている。

次に、本発明に係る一実施例のイメージセンサの製造方法について、第5図のフロー図を使い説

明する。

まず、検査、洗浄された(101)ガラス等の 基板21上に、ゲート電極25と多層配線13の 下部の配線31となる第1のC r 層C r 1をD C スパッタ法により750A程度の厚さで着膜する (102)。次にこのCr1をフォトリソ工程 (PLP) とエッチング工程 (Etch) により パターニングする (103)。そしてBHF処理 およびアルカリ洗浄を行い、Cr1パターン上に 薄膜トランジスタスイッチ案子 (TFT) 部の絶 緑脳26とその上の半導体活性層27とまたその 上の絶縁層29を形成するために、SiNxを3 000A程度の厚さで、a-Si: Hを500A 程度の厚さで、SiNxを1500A程度の厚さ で順に真空を破らずにプラズマCVD (P-CV D) により着膜する (104~106)。ここで、 TFTにおける下層のゲート絶縁層26をbot tom-SiNx(b-SiNx)とし、上層の トップ絶縁層29をtop-SiNx(t-Si Nx)とする。真空を破らずに連続的に着膜する

ことでそれぞれの界面の汚染を防ぐことができ、 S/N比の向上を図ることができる。

b-SiNx 膜をP-C V D で形成する条件は、 落板温度が300~400℃で、SiH, とNH , のガス圧力が0.1~0.5 Torrで、SiH, ガス流量が10~50 sccmで、NH, のガス流量 が100~300 sccmで、RFパワーが50~2 00 Wである。

a - S i: H順をP - C V D で形成する条件は、 基板温度が200~300℃で、S i H, のガス 圧力が0.1~0.5 Torrで、S i H, ガス流虽 が100~300 sccmで、R F パワーが50~2 00 Wである。

t - S i N x 膜をP - C V D で形成する条件は、 基板温度が200~300℃で、S i H . と N H , のガス圧力が0.1~0.5 Torrで、S i H . ガス流量が10~50 sccmで、N H , のガス流量が100~300 sccmで、R F パワーが50~200 Wである。

次に、ゲート電極25に対応するようなパター

- 19 -

ンの形状となるように、トップ絶縁層29のパタ - ンを形成する(107)。

さらにBHF処理を行い、その上にオーミックコンタクト層28としてn+型のa-Si:HをP-CVDにより1000A程度の厚さで着膜する(108)。次に、TFTのドレイン電極とソース電極のバリヤメタル41および受光素子11′の下部の金属電極22となる第2のCr層Cr2をDCマグネトロンスパッタにより1500A程度の厚さで着膜し(109)、受光素子11′の光導電層23となるa-Si:HをP-CVDにより13000A程度の厚さで着膜し(110)、受光素子11′の透明電極24となる1TOをDCマグネトロンスパッタにより600A程度の厚さで着膜する(111)。この時、それぞれの符膜の前にアルカリ洗浄を行う。

この後、受光素子11′の透明電極24の個別 電極を形成するために、1TOをフォトリソ工程 とエッチング工程でパターニングする(112)。 次に同一のレジストパターンにより光導電隔23 - 20 -

のa-Si:Hをドライエッチングによりパターニングする(113)。ここで金属電極22のCェ層Cェ2は、a-Si:Hのドライエッチング時にストッパーとしての役割を果たし、パターニングされずに残ることになる。このドライエッチング時において、光導電層23のa-Si:H層には、サイドエッチが大きく入るため、レジストを剥離する前に再度LTOのエッチングを行う(114)。すると、ITOの周辺裏側からさらにエッチングされて光導電層23のa-Si:H層と同じサイズのITOが形成される。

上記のa-Si:H膜をP-CVDで形成する 条件は、基板温度が170~250℃で、SiH 。のガス圧力が0.3~0.7Torrで、SiH。 ガス流量が150~300sccaで、RFバワーが 100~200Wである。

また、上紀のITOをDCスパッタで形成する 条件は、基板温度が室温で、ArとO,のガス圧 カが1.5×10⁻¹ Torrで、Arガス流量が1 00~150sccmで、O,ガス流量が1~2sccm で、DCパワーが200~400Wである。

次に、受光素子11′の金属電極22のCr層とTFTのバリヤメタル41のCr層となるCr2をフォトリソ工程とエッチング工程でパターニングし(115)、同一レジストパターンを用いて受光素子11′の金属電極22のCr層の下層となるn+型のa-Si:H層とTFTのオーミックコンタクト層28のn+型のa-Si:H層をエッチングする(116)。

次に、TFTのゲート絶縁層26および多層配線13の第1の層間絶縁層33のパターンを形成するために、bーSiNxをフォトリソエッチング工程によりパターニングする(117)。そして、イメージセンサ全体を覆うように絶縁層のポリイミド(P11)を11500A程度の厚さで空布(コート)し(118)、ブリベークを行ってフォトリソエッチング工程を行い(119)、再度ベーキングする(120)。さらに第2の絶縁層のポリイミド(P12)も同様に11500A程度の厚さでコート、ベーキング、フォトリソ

- 23 -

aに接続する配線30a部分と、TFTのソース 電極の一部28bから多層配線13へと電荷を専 き出す配線30b部分と、さらに多層配線13に いて上部の配線32と、負荷容量においては上部 の共通電極36とが形成される。

最後に、パシペーション層(図示せず)であるポリイミドを塗布し(127)、プリペークを行った後にフォトリソエッチング工程でパターニングを行い(128)、さらにペーキングしてパシペーション層を形成する(129)。この後、Descumを行い(130)、不要に残っているポリイミドを取り除く。

そして、上記イメージセンサにおいて、駆動用 IC15等を実装し、ワイヤポンディング、組み 立てが為され、イメージセンサが完成する。

次に、本発明に係る一実施例のイメージセンサ の駆動方法について説明する。

受光索子アレイ11上に配置された原稿 (図示せず) に光源 (図示せず) からの光が照射されると、その反射光が受光索子 (フォトダイオードP

エッチング、ベーキングを行う(121~123)。これにより、受光素子11′においては、金属電極22に電源を供給するコンタクト部分と透明電極24から電荷を取り出す部分、TFTにおいては、受光素子11′で生じた電荷を転送する配線が接続するコンタクト部分と多層配線13にいて上下間の配線を接続するコンタクトホール35が形成される。この後に、するに多層配線13にいて上下間の配線を接続するコンタクトホール35が形成される。この後に、するために、0,でプラズマにさらすDescumを行う(124)。

次に、アルミニウム(A1)をDCマグネトロンスパッタによりイメージセンサ全体を覆うように15000A程度の厚さで着腰し(125)、所望のパターンを得るためにフォトリソエッチング工程でパターニングする(126)。これにより、受光素子11′においては、金属電極22に電源を供給する配線部分と、透明電極24から電

- 24 -

D)に照射し、原稿の濃淡に応じた電荷を発生さ せ、受光素子11′の寄生容量等に蓄積される。 ゲートパルス発生回路 (図示せず) からゲートパ ルス oG に基づき薄膜トランジスタTがオンの状 態になると、フォトダイオードPDと共通信号線 14側を接続して寄生容量等に蓄積された電荷を 負荷容量Cn に転送蓄積される。具体的に第1プ ロックのフォトダイオードPDLA ~ PDin に 電荷が発生した場合について説明すると、ゲート パルス発生回路からゲートパルスはGIが印加され ると、薄膜トランジスタTill ~Till がオンの 状態になり、フォトダイオードPD1.1 ~PD1. η に発生した電荷がマトリックス状の多層配線 1 3を経由して、負荷容量Cl~Cnに転送蓄稽さ れる。この後、薄膜トランジスタTl.l~Tl.n がオフの状態になる。

次に、タイミング発生回路(図示せず)は、駆動用IC15の読み出し用のスイッチSWI~SWn に読み出しスイッチング信号のsl~のsnを順次印加するとともに、これに1タイミングづつ足

れて駆動用IC15のリセット用スイッチング素子RSI~RSnにリセットスイッチング信号がRI~のRnを順次印加する。これにより、負荷容量CI~Cnに蓄積されている電荷は画像信号として出力(Tout)される。そして次のブロックの受光素子(フォトダイオードPD)に発生している電荷の転送がおこなわれる。

. . . .

本実施例のイメージセンサ製造方法によれば、イメージセンサにおいて、薄膜トランジスタスイッチ素子のオーミックコンタクト層28であって28 bとドレイン電極の一部28 bとドレイン電極の一ににいいまった。 Hの半導体層の上に配線リヤメタル41としてのクロム層を設けてスパット層28のn+aーSi: Hの特性を保持してイメージセンサの信頼とを高メタルをはない。 オーとしての前記クロム層を形成する際に、なる金を光素子11′の下部の共通電極となる

- 27 -

i: Hの半導体層27でエッチングが止まること、 および受光素子のa~Si: Hの光導電層23を パターニング時において、その下層のTa層でエ ッチングが止まることが、Taの特性として要求 される。従って、Taがエッチングされる時のn + a-Si: Hとの選択比がとれ、a-Si: H がエッチングされる時のTaとの選択比がとれる ようにしなければならない。

具体的にそれぞれのパターニング状況について 説明すると、TFTにおけるTaパターニング時 において、塩素系ガス(CCl,等)を使ってド ライエッチングすれば、Taとその下層の半導体 層27のn+a-Si:Hとのエッチングの選択 比が、Ta:n+a-Si:H-4:1となる。 これは、Taが4の割合でエッチングされると、 同時にn+a-Si:Hが1の割合でエッチング されることになるため、Taのエッチングがn+ a-Si:Hの半導体層27で止まることになる。 また、受光素子のa-Si:Hの光導電層23を パターニング時において、フッ素系ガス(CF 属電極22を兼わるように同一のフォトリソ工程で形成するようにしたため、受光素子11′とTFTを別々に形成する場合に比べ、一連の製造工程で両者を同時に形成するため、より簡易な工程でイメージセンサを製造できる効果がある。

また、別の実施例として、上記薄膜トランジスタスイッチ案子(TFT)のパリヤメタル41と受光素子11′の金属電極22をタンタル(Ta)層で形成することも可能である。クロム(Cr)層の場合、TFTは保護膜で保護されているが、水分が浸透してきてCrとCr間のリークの経路となって電気分解を起こし、Cr表面が酸化する電食が起こることがあり、Cr表面で酸化した物質が更に水に溶解して消失してしまう問題があったが、Taは電食に強いため、この電食を防止することができる。

但し、Ta層を形成する場合は、上記製造方法 においても説明した通り、受光素子とTFT部分 を同時に形成するようにしているので、Taパタ ーニング時において、その下層となるn+a-S

- 28 -

等)を使ってドライエッチングすれば、a - Si:
Hとその下層の金属電極22のTaとのエッチングの選択比が、a - Si: H: Ta = 11:1となる。これは、a - Si: Hが11の割合でエッチングされると、同時にTaが1の割合でエッチングされることになるため、a - Si: Hのエッチングが金属電極22のTaで止まることになる。また、TFTにおけるドライエッチングの際に、Taとn*a - Si: Hの選択比を考慮するだけでなく、トップ絶縁層29がエッチングされてしまい、チャネルのa - Si: Hの半導体活性層2

上記別の実施例によれば、イメージセンサにおいて、薄膜トランジスタスイッチ素子のオーミックコンタクト層 28であってソース電極の一部 28 b とドレイン電極一部 28 a になる n + a - S i: Hの半導体圏の上にバリヤメタルとしてのタンタル (Ta) 層を設けて、配線圏 30となるアルミニウムの蒸音またはスパッタ法による音談時

7に穴が開いてしまうので注意を必要とする。

のダメージを防ぐことにより、オーミックコンタクト層28のn+a-Si: Hの特性を保持してオメージを助けることができるかることができるかとしての前記タルタルを受光素子もし、パリヤメタル層を受光素子もとしてのでは、タル層を形成するのでは、タルの下に同一のフォトリンとTFTを別々に同いたが、受光素子11′とTFTを別々に同いたが、できる場合にで、より簡易な工程でイメクロにははない。からに電食して消失することができる効果がある。

(発明の効果)

請求項1記載の発明によれば、イメージセンサの製造方法において、薄膜トランジスタスイッチ素子(TFT)のオーミックコンタクト層の半導体層の上にパリヤメタルとしてのクロム層を形成して、配線層のアルミニウム等の金属の蒸着またはスパッタ法による眷談時のダメージを防ぐこと

- 31 -

のタンタルは、クロムより電食に強いため、さら に信頼性の高いイメージセンサを製造できる効果 がある。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るイメージセンサの外観断面説明図、第2図(a)(b)はそれぞれ第1図の受光素子部分の平面説明図と断面説明図、第3図(a)(b)はそれぞれ第1図の電荷転送部の平面説明図と断面説明図、第4図(a)(b)はそれぞれ第1図の多層配線と負荷容量の平面説明図と断面説明図、第5図は本発明の一実施例に係るイメージセンサの製造方法のフロー図、第6図は従来のイメージセンサの等価回路図、第7図は従来の電荷転送部の断面説明図である。

- 11……受光業子アレイ
- 12……電荷転送部
- 13……多層配線
- 14……共通信号線
- 15……駆動用 I C

により、n+a-Si:Hの半導体層の特性を保持してイメージセンサの信頼性を高めることができるし、また前記クロム層を形成する際に、受光素子の下部電極部分を兼ねるように同一のフォトリソ工程で形成するようにしたため、受光素子とTFTを別々に形成するより簡易にイメージセンサを製造できる効果がある。


請求項2記載の発明によれば、イメージセンサチンスイッチを表において、では、カランタクタルの配をでは、アドエ)のオーミッククタルの配をでは、アルミニウムのタンタルの高額では、配線時のアルミニウムのグメージを関いて、配線時の半導をである。では、カー・コンセンカの半導を形式には、カー・コンセンカの半導を形式には、カー・コンセンカーのでは、カー・コン・ローのでは、カー・ロー

- 32 -


- 16 …… 出力線
- 21……盐板
- 22……金属電極
- 23……光導電層
- 24……透明電極
- 25……ゲート電極
- 26……ゲート絶縁属
- 27……半導体活性層
- 28……オーミックコンタクト層
- 29……トップ絶縁隔
- 30……アルミニウム層
- 31……級配線
- 3 2 … … 横配線
- 33……第1の絶縁層
- 34……第2の絶縁層
- 35……コンタクトホール
- 36……上部電極
- 41……パリヤメタル

出 願 人 富士ゼロックス株式会社


第 1 図




第 2 図



第 3 図




第 4 図





. . . .

第6図



第7図

